2.1 Integrated Circuits (IC)
트랜지스터(Transistor)
- 1세대 전자식 컴퓨터의 핵심 부품인 진공관을 대체한 전자 부품
- 진공관보다 작고 싸며 더 적은 열을 발산한다
- 반도체 재료인 실리콘으로 만들어진 고체 장치
- 2세대 컴퓨터들은 약 1000개의 트랜지스터로 구성됨
집적회로(IC)
- 디지털 게이트를 구성하는 전자 부품들을 포함하는 실리콘 반도체
- 수만 개 이상의 트랜지스터들을 하나의 반도체 칩에 집적시킨 전자 부품
- 제 3세대 컴퓨터들의 부품
집적도에 따른 IC 분류
- SSI(Small Scale ID)
- 수십 개의 트랜지스터들이 집적되는 소규모 IC
- 최근에는 주로 기본적인 10개 이하의 디지털 게이트들을 포함하는 칩으로만 사용됨
- MSI(Medium Scale IC)
- 수백 개의트랜지스터들이 집적되는 IC(10~200개 까지 게이트 집적)
- 카운터, 해독기 또는 시프트 레지스터와 같은 조합회로나 순차 회로를 포함하는 칩
- LSI(Large Scale IC)
- 천개 가량의 트랜지스터들이 집적되는 대규모 IC
- 8비트 마이크로프로세스 칩이나 소규모 반도체 기억장치 칩
- VLSI(Very Large Scale IC)
- 수만 내지 수십만 개 이상의 트랜지스터들이 집적되는 초대규모 IC
- 제 4세대 컴퓨터들의 부품
- 마이크로프로세서 칩들과 대용량 반도체 기억장치 칩
- ULSI(Ultra Large Scale IC)
- 수백만개 이상의 트랜지스터들이 집적된느 32비트 급 이상 마이크로프로세서 칩들과 수백 메가비트 이상의 반도체 기억장치 칩들
- VVLSI(VeryVery Large Scale IC)라고도 불림
IC 사용에 따른 이점
- 전기적 통로가 짧아짐으로써 동작 속도가 크게 상승한다.
- 컴퓨터 크기 감소
- 칩 내부의 회로들간이 상호 연결되어 있어 부품들간의 신뢰성이 향상된다.
- 전력 소모 감소 및 냉각 장치의 소형화
- 컴퓨터 가격 하락
VLSI의 출현으로 개인용 컴퓨터(PC)가 개발되었다.
적용된 기술에 따른 분류: 디지털 논리군
TTL(Transistor-Transistor Logic)
- 가장 많이 사용된다.
- 전원 5v, 논리레벨 0 : 0v / 1: 3.5v
- 표준 TTL, 고속 TTL, 저전력 TTL, 저전력 schottky TTL, 고성능 schottky TTL 등
- DTL(Diode-Transistor Logic)에서 발전된 형태
ECL(Emitter-Coupled Logic)
- 고속이 요구되는 시스템에 사용된다.
- 슈퍼컴퓨터나 신호 처리기 같은 회로에 사용한다.
- 불포화 상태에서 동작하도록 emitter 전류를 제한하여 전달 지연이 짧다.
MOS(Metal-Oxide Semiconductor)
- 금속과 산화막을 사용하여 부품의 밀도가 높은 집적회로
- MoSFET(MOS field-effect transistor)의 한 종류
- 단상(unipolar) 트랜지스터로 N형과 P형이 있다
CMOS(Complementary MOS)
- N-MOS와 P-MOS를 직렬 연결한 소자
- 회로의 밀도가 높고 제조공정이 단순하며 전력 소비가 적음
- 저전력 소비가 요구되는 시스템에 사용
2.2 디코더
- n비트의 이진 정보를 최대 2^n개의 출력으로 변환하는 장치
- n X m 디코더 (m<=2^n)
- Enable 신호 : 디코더의 동작을 제어 (1: 동작, 0: 모든 출력 0)
NAND 게이트 디코더
- 보수화된 형태로 출력한다. (해당하는 출력 신호 0)
- 경제적이다.
- E=0 이면 A`로 출력
- E=1 이면 모두가 1로 출력
인코더
- 2^n개의 입력에 대하여 n 비트의 코드를 생성하는 장치
- 디코더의 반대 역할 (m x n) 인코더
- 입력 신호가 두개이상 동시에 1일 수 없다.
- 인코더는 데이털르 압축하여 암호를 생성하는 암호화 장치
- 디코더는 암호로부터 원본 데이터를 생성하는 복호화 장치
2.3 멀티플렉서 (Multiplexer)
멀티플렉서(Multiplexer : MUX)
- 여러 개의 입력중에서 하나를 선택하여 출력으로 전달한다.
- n개의 선택 입력에 따라 2^n개의 입력 중 하나를 출력에 선택적으로 연결
디멀티플렉서(Demultiplexer : DEMUX)
- 하나의 입력을 n개의 선택 입력에 따라 2^n개의 출력으로 분배한다.
- 멀티플렉서의 반대 역할
2.4 레지스터
레지스터
- 여러 비트의 이진 정보를 저장하는 소자
- 여러개의 플립플롭으로 구성되어 있다
- 클럭을 공유하여 동시에 동작한다.
n bit register
- n비트의 이진 정보를 저장하기 위한 n개의 플립플롭과 데이터 처리를 위한 조합 회로로 구성되어 있다.
4비트 레지스터
- 클럭 신호로 제어한다.
- 레지스터의 모든 신호가 동시에 적재된다.
- clear input : 0 입력시 클럭과 무관하게 레지스터의 모든 플립플롭의 출력을 0으로 만든다. = reset
주 클럭 발생기
- 디지털 시스템의 모든 레지스터와 플립플롭에 지속적으로 클럭 펄스 제공
병렬 로드를 가진 레지스터
- 클럭 펄스의 작용 여부를 제어
- 로드 입력 0 : 입력 차단되고 자신의 출력이 입력으로 연결되어 유지
- 로드 입력 1 : 네 개의 입력이 레지스터로 전달
- 클럭의 버퍼(Buffer) : 클럭 발생기로부터 입력된 신호의 전압을 증폭시키는 역할
2.5 시프트 레지스터
- 레지스터의 데이터를 한 방향 혹은 양쪽 방향으로 자리 이동하는 레지스터
병렬 시프트 레지스터 with Parallel Load
레지스터의 기능
- clock pulse : 모든 동작 동기화
- 직렬 입력 라인 : 왼쪽(또는 오른쪽) 시프트 동작
- n개의 병렬 입력 라인 : 병렬 로드 동작(병렬 전송)
- n개의 출력 라인
- 제어 상태(control state) : 연속된 clock 입력에도 레지스터 정보가 고정됨
2.6 이진 카운터
카운터(Counter)
- 입력 펄스에 따라 미리 정해진 순서대로 상태 변이가 진행되는 레지스터
-
입력 펄스 형태 : random(clock pulse count signal) - 어떤 사건의 발생 횟수 계산 또는 동작 순서를 제어하는 타이밍 신호를 생성한다.
이진 카운터 : 이진수 순서에 따라 0부터 (2n-1)까지 반복한다.
2.7 메모리 장치
메모리 장치(Memory Unit)
- 데이터의 입출력 기능을 가진 저장 요소의 집합
메모리 장치의 특징
-
정보 저장 : 워드(word) 단위
-
-
1 word = 4 byte, 1 byte = 8 bits
-
각 워드의 주소 범위 = 0 ~ 2^k -1 -> 주소 라인 = k개
-
- 210 words -> 10 bits 주소
- 232 works -> 32 bits 주소
주소 입력의 값에 따라 워드 선택(디코더)
-
-
메모리 크기
-
- kilo = 2^10, Mega = 2^20, Giga = 2^30
- 64 KB = 2^6 * 2^10 = 2^16Byte
- 2MB = 2^21 Byte, 4GB = 2^32Byte
계층에 따른 메모리 분류
-
주기억 장치(Primary Storage Main Memory) -
- CPU에서 직접 액세스 할 수 있는 저장 장치
보조기억장치(Secondary Storage Auxiliary Storage) - CPU에서 직접 액세스 할 수 없는 저장 장치
레지스터(Register)
- CPU 안에 내장되어 있어서 연산을 위한 저장소 제공
캐쉬(Cache)
- CPU와 주기적장치 사이의 임시 기억 장소
-
디스크 캐시(Disk cache)
-
- 보조기억장치로부터 데이터를 읽고 쓰는데 필요한 시간을 줄이기 위해 고안된 기법
데이터 접근 방법에 따른 메모리 분류
분류 | 접근 방법 | 장치 | 접근 시간 |
---|---|---|---|
순차 접근 | 처음부터 차례대로 | 자기 테이프 | 파일 위치로 이동하는 시간 추가 |
직접 접근 | 임의의 위치를 접근 | 자기 디스크, CD-ROM | 디스크 헤드 이동 시간 추가 |
임의 접근 | 임의의 위치 접근 + 접근 시간 동일 | ROM, RAM | 동일 |
연관 접근 | 테이블 구조에 대한 내용(키)에 대한 접근 | CAM | 동일 |
연관 기억장치(associative memeory)
- CAM(Content Addressable Memory)
- 고속 탐색을 위한 특수 기억장치
메모리 성능 평가
성능 척도 | 정의 |
---|---|
접근 시간 | 기억장치에 주소와 제어 신호가 제공된 후 데이터가 읽혀지거나 쓰여지기 시작할 때까지의 시간 |
사이클 시간 | 기억장치를 연속적으로 액세스할 때 소요되는 시간 = 접근시간 + 여유 시간 |
전송률 | 1초에 액세스할 수 있는 데이터의 양 = 1 / 사이클 시간 단위는 bps |
대역폭 | 데이터 통신에서 채널이 수용할 수 있는 주파수 대역의 범위, 기억 장치에서는 전송률과 같은 의미로 사용함 |
RAM(Random Access Memory)
-
워드의 물리적인 위치와 무관하게 접근 절차나 접근 시간 동일
-
RAM 외부와 통신
-
- 데이터 입출력라인
- 주소 라인
- 제어 라인 : 데이터 전송방향 결정
워드가 전송되어 메모리에 저장되는 고장
- 주소 라인에 워드를 저장할 이진 주소 값을 입력
- 데이터 입출력 라인에 저장될 데이터 비트들을 입력
- 제어 라인의 쓰기 입력 활성화
워드를 메모리에서 꺼내는 과정
- 주로 라인에 원하는 워드의 이진 주소 값을 입력
- 제어 라인의 읽기 입력 활성화
ROM(Read-Only Memory)
-
읽기 전용 메모리 = 하드웨어의 데이터 변경 불가
-
전원이 끊어져도 지워지지 않는다
-
출력은 현재의 주소 입력 값에 따라 결정된다.
-
- 읽기 전용이므로 별도의 제어신호 필요 없음
디코더와 OR 게이트 집합으로 구성된 조합 회로
마이크로 프로그램 제어장치
- 저장된 이진 제어 정보를 이용하는 제어 장치